Découplage structurel et adaptation systémique de l’écosystème chinois de l’IA

[BLUF] — Le 5 septembre 2026 marque la consolidation d’un écosystème computationnel national indépendant, où les contraintes lithographiques (DUV/SAQP) et le déficit HBM sont compensés par l’agrégation massive de NPU Ascend 950DT via le protocole Lingqu. La validation technique de DeepSeek-V4 sur du matériel domestique élimine la dépendance opérationnelle à NVIDIA, transformant l’infrastructure chinoise en un réseau parallèle autosuffisant pour les charges d’entreprise et gouvernementales.

Le nœud critique de la production nationale réside dans la disparité entre le volume physique et la valeur technologique. Bien que le taux d’autosuffisance quantitatif sur les wafers avancés ait atteint 70% en juin 2026, la valeur réelle des puces produites reste inférieure à 34%. Ce chiffre reflète la faible incidence de mémoire HBM à haute marge dans la production interne, où YMTC et CXMT font face à des difficultés opérationnelles concernant le rendement et la gestion thermique pour les normes HBM3E. Le déficit de bande passante oblige l’industrie à déplacer le centre de gravité des optimisations : au lieu de se fier à la latence d’accès aux données, les clusters nationaux privilégient la capacité de calcul parallèle, une stratégie énergétiquement plus coûteuse mais nécessaire pour maintenir les performances des processeurs Ascend en 2026. La réponse technique à cette contrainte physique est l’architecture Atlas 950 SuperPoD et le protocole propriétaire Lingqu. Contrairement aux solutions NVIDIA qui visent la densité de transistors des puces individuelles, Huawei contourne les limites de la lithographie DUV (rendement à 20% pour le nœud N+3 à 7nm) grâce à l’agrégation massive. Le système interconnecte jusqu’à 8 192 NPU Ascend 950DT avec une latence opérationnelle de 3 microsecondes et une bande passante déclarée de 16,3 PB/s. Cette valeur représente un ordre de grandeur supérieur à la capacité globale de l’interconnexion primaire NVLink de NVIDIA NVL72 (130 TB/s). Le choix des liaisons optiques directes permet de gérer des volumes de données que les solutions électriques traditionnelles ne pourraient pas supporter dans des clusters denses, transformant la redondance physique en puissance de calcul nette. La faisabilité technique de cette architecture a été confirmée empiriquement par le lancement de DeepSeek-V4 le 24 avril 2026. Le modèle, avec 1,6 trillion de paramètres totaux et 49 milliards actifs, a été entraîné entièrement sur des puces Ascend sans intégration GPU Nvidia. Les benchmarks indiquent une vitesse d’inférence supérieure de 35% par rapport aux versions précédentes et un avantage de 3x sur NVIDIA H20 avec une consommation énergétique réduite de 40%. L’utilisation de précisions mixtes FP4+FP8 optimise l’utilisation de la mémoire HiBL 1.0, démontrant que le stack logiciel CANN — rendu open-source le 31 décembre 2025 — a abattu les barrières à l’entrée pour les développeurs chinois. La disponibilité de toolkits compatibles avec VS Code et Ollama standardise l’expérience de développement, réduisant le lock-in technique typique de l’écosystème CUDA. La transition d’alternative subsidiaire à infrastructure primaire est guidée par la demande des géants technologiques nationaux. ByteDance a commandé des puces pour une valeur de 5,6 milliards de dollars en 2026, recevant des processeurs Ascend 950PR avec une efficacité FP4 supérieure de 287% par rapport à l’H20. Alibaba et Tencent ont également intégré des services basés sur Qwen et WorkBuddy, réduisant les coûts d’utilisation des LLM de 97%. Cette adoption massive a généré une augmentation des revenus de Huawei de 60%, passant de 7,5 milliards de dollars en 2025 à 12 milliards de dollars en 2026. La consommation journalière de tokens IA en Chine a dépassé les 140 trillions en mars 2026, les modèles chinois traitant 61% du trafic mondial sur des plateformes telles qu’OpenRouter. L’infrastructure physique nécessaire pour soutenir cette charge a été construite rapidement en Mongolie-Intérieure. Le data center d’Ulanqab a étendu sa capacité de 24 000 PFlops en 2024 à 172 000 PFlops en août 2026. Selon des sources de presse, DeepSeek a commandé 160 000 unités de puces Ascend 950DT pour une installation d’une puissance de 1 GW, avec un coût unitaire d’environ 16 000 dollars. Cette commande représente une transition opérationnelle complète vers des stacks domestiques dans une zone choisie pour la disponibilité d’énergie renouvelable et les coûts opérationnels réduits. Envision Group aurait achevé 120 000 mètres carrés d’installations à Ulanqab avec une capacité de 1 million de puces IA, soutenant l’objectif national de couvrir 80% du territoire local d’ici 2030. Les contre-mesures réglementaires américaines ont accéléré ce découplage. Le MATCH Act de 2026 a étendu les restrictions à l’exportation, affectant la capacité de TSMC et Samsung à produire des puces pour les clients chinois. Le BIS a bloqué l’exportation de puces IA supérieures à 600 TOPS, obligeant les fabricants tels que Qualcomm à développer des accélérateurs conformes à des seuils inférieurs. NVIDIA a perdu 100% du marché chinois des puces IA haut de gamme, tandis que la part d’achat local de dispositifs semi-conducteurs en Chine est passée à 21% en 2025. La Chine détient une part de 70% sur le marché mondial des modules optiques haute vitesse (800G+), garantissant la composante physique nécessaire pour interconnecter les clusters domestiques sans dépendre de fournisseurs occidentaux. Le plan national de 295 milliards de dollars pour connecter les data centers dans un réseau de calcul IA exige que 80% des puces soient de production nationale. La feuille de route russe pour l’équipement lithographique est en retard d’au moins 8 ans par rapport à celle chinoise, isolant les capacités de production locales mais nécessitant une efficacité algorithmique élevée pour compenser les limites physiques. SMIC reste à environ 3 ans de TSMC/ASML dans la production de CPU et GPU, ce qui rend cruciale l’optimisation logicielle fournie par CANN. L’augmentation de 400% de l’efficacité des calculs mineurs grâce à la réduction de l’accès mémoire sur l’Ascend 950PR démontre comment l’accent est déplacé de la simple puissance matérielle vers l’architecture système. La validation technique se traduit par une réduction structurelle de la dépendance. Les réunions de développeurs d’août 2026 à Nanjing (387 participants) et Hangzhou (356 participants) témoignent d’une adoption active des API CANN pour l’optimisation du déploiement. Le lancement d’opérateurs MD pour la simulation chimique AI4MD le 17 juin 2026 élargit le spectre applicatif au-delà du NLP vers des domaines scientifiques à haute précision. L’achèvement de l’open-sourcing de CANN et le succès technique de DeepSeek-V4 ont réduit la dépendance structurelle aux écosystèmes Nvidia, établissant une norme d’infrastructure chinoise autonome. La capacité de traiter 140 trillions de tokens par jour sur du matériel domestique confirme la résilience du système face aux restrictions technologiques internationales. La disponibilité commerciale de l’Atlas 950 SuperPoD au quatrième trimestre de 2026 testera la robustesse de cette architecture dans des environnements de production réels, où la latence et la bande passante deviennent des contraintes critiques pour l’entraînement distribué. L’absence de benchmarks publics comparatifs sur les charges de travail mixtes reste un point aveugle dans l’évaluation complète de l’écosystème Ascend par rapport à CUDA, mais les données disponibles indiquent une maturité opérationnelle suffisante pour remplacer les infrastructures héritées occidentales dans les secteurs stratégiques nationaux.

PARTIE I.

Contraintes de production HBM et impacts sur l’architecture nationale de l’IA

La production de masse de mémoire HBM3E par CXMT est retardée en raison de problèmes opérationnels liés au contrôle du rendement et à la gestion de la dissipation thermique, ce qui limite la disponibilité de la mémoire haute vitesse pour les processeurs Ascend de Huawei en 2026. Ce manque structurel de bande passante mémoire oblige l’industrie nationale à compenser ce déficit par une augmentation de la densité de calcul au niveau du système, déplaçant ainsi l’équilibre des optimisations de l’architecture mémoire vers l’intensité computationnelle des nœuds de traitement. Le résultat est un ajustement infrastructurel qui privilégie la capacité de traitement parallèle plutôt que la latence d’accès aux données, une stratégie nécessaire mais énergétiquement plus coûteuse pour maintenir les performances des clusters d’IA.

Le fossé entre l’offre et la demande effectives de mémoire avancée est quantifié par les données d’autosuffisance : alors que l’objectif quantitatif de 70 % pour les plaquettes (wafers) avancées en 2026 indique une capacité de volume suffisante, le taux de valeur réelle reste inférieur à 34 %, ce qui reflète la faible proportion de puces HBM à forte marge dans la production nationale. Goldman Sachs estime que le déficit d’offre de plaquettes (wafers) avancées (7 nm et moins) diminuera de 92 % en 2025 à 34 % en 2035, avec une capacité de production interne projetée à 410 000 plaquettes/mois contre une demande de 619 000 plaquettes/mois. Cette disparité souligne comment la croissance du volume ne compense pas immédiatement le manque de composants critiques à haute intensité technologique, créant ainsi un goulot d’étranglement persistant pour les applications qui nécessitent un transfert de données massif.

La réduction du déficit d’offre est due à une augmentation annuelle de la capacité de production entre 2025 et 2035, soit 46 %, tandis que la demande annuelle n’augmente que de 17 %, principalement tirée par le marché de l’IA. SMIC contribue à cette expansion avec une augmentation annuelle de 3 000 à 5 000 unités/mois jusqu’en 2031, suivie d’une croissance de 2 000 unités/mois entre 2032 et 2035. Hua Hong a atteint en 2026 un objectif de 83 000 plaquettes (wafers) de 12 pouces par mois dans l’usine FAB9 à Baoshan, fonctionnant à 100 % de sa capacité, ce qui indique une saturation de la production permettant des augmentations de prix allant jusqu’à 100 % pour les produits en situation de pénurie par rapport aux niveaux du troisième trimestre 2025. Cette dynamique de marché reflète la tension entre la capacité installée et la demande effective de nœuds avancés compatibles avec les architectures d’IA contemporaines.

Les performances des processeurs Ascend sont actuellement limitées par la disponibilité de la mémoire HBM, comme l’ont souligné les problèmes rencontrés par YMTC dans la production de HBM3 et HBM3E en raison de lacunes croissantes en matière de rendement et de gestion thermique. Nous n’avons pas réussi à obtenir des données spécifiques quantifiant l’ampleur exacte du déficit d’offre de mémoire avancée pour les processeurs Ascend en 2026, mais la limitation technologique est confirmée par la nécessité d’optimisations architecturales alternatives. La densité de transistors atteinte par SMIC avec le processus N+3 à 7 nm, soit 113,4 millions/mm², sans lithographie EUV, dépasse celle du nœud N6 de TSMC (107,7 millions/mm²) et permet la production de puces telles que l’Ascend 950PR, mais cette efficacité computationnelle reste inefficace si elle n’est pas soutenue par une bande passante mémoire adéquate.

Le contexte mondial révèle une pression sur l’offre de plaquettes (wafers) due à la fermeture d’usines à 8 pouces par TSMC et Samsung d’ici 2027, ce qui réduit la capacité mensuelle totale à moins de 200 000 unités. Cette contraction des approvisionnements internationaux de plaquettes (wafers) héritées intensifie la dépendance à la capacité de production chinoise pour les composants de support, bien qu’elle ne résolve pas directement le déficit en nœuds avancés nécessaires à l’IA. La projection du marché mondial des serveurs d’IA vers un investissement de 685 milliards de dollars en 2026, avec une augmentation de 95 % par rapport à 2025, souligne l’ampleur des ressources nécessaires pour atténuer les contraintes technologiques internes.

L’analyse des indicateurs de production révèle un décalage entre la croissance du volume des plaquettes (wafers) et la maturité technologique de la mémoire haute vitesse : alors que la capacité de production évolue vers l’autosuffisance quantitative, la valeur ajoutée reste concentrée sur des technologies qui ne sont pas encore pleinement domestiques. La fermeture des usines à 8 pouces par les leaders mondiaux réduit les alternatives d’approvisionnement pour les composants de support, augmentant ainsi la pression sur la chaîne d’approvisionnement interne chinoise afin de garantir la continuité opérationnelle des clusters d’IA. Le chiffre le plus important est que l’architecture des systèmes d’IA nationaux doit s’adapter à des contraintes de mémoire non résolues, en optimisant le calcul plutôt que la bande passante, une solution qui a un impact direct sur les coûts énergétiques et sur l’efficacité globale des infrastructures numériques.

PARTIE II.

Architecture d’Interconnexion et Métriques de Performance

Le protocole propriétaire Lingqu (UnifiedBus) constitue l’infrastructure critique de l’Atlas 950 SuperPoD, conçu pour interconnecter 8 192 NPU Ascend 950DT par le biais de liaisons optiques directes. Cette architecture vise à surmonter les goulots d’étranglement de la mémoire et de la bande passante, typiques des systèmes basés sur une lithographie avancée mais limités en échelle physique. La configuration démontrée lors du WAIC 2026 utilise un cluster de 1 024 puces, atteignant une latence opérationnelle de 3 microsecondes et une bande passante d’interconnexion classée comme « TB-scale » ou, selon des spécifications ultérieures, équivalente à 16,3 PB/s. Le choix de l’interconnecteur optique pour le protocole Lingqu permet de gérer des volumes de données significativement supérieurs par rapport aux solutions électriques traditionnelles dans les clusters denses. Alors que NVIDIA utilise NVLink pour connecter les GPU Blackwell, atteignant une bande passante de 1 800 Go/s par GPU en 2024 et prévoyant 3 600 Go/s avec la version 6.0 au deuxième semestre de 2026, Huawei mise sur l’agrégation massive. Le système Atlas 950 déclare une bande passante totale de 16 PB/s (ou 16,3 PB/s), ce qui représente un ordre de grandeur supérieur à la capacité globale de l’interconnexion primaire de NVIDIA NVL72, estimée à 130 TB/s pour le système NVL72 (avec 72 GPU), tandis que le système Atlas implique 8 192 NPU, ce qui rend la comparaison indicative d’approches architecturales différentes.

Comparaison Quantitative : Lingqu vs. NVLink

La disparité entre la puissance de calcul déclarée de l’Atlas 950 (8 ExaFLOPS en FP8) et celle du système NVIDIA NVL144, estimée comme inférieure d’un facteur 6,7, met en évidence une stratégie différente. Huawei compense le manque de densité de transistors de la lithographie (7 nm pour Ascend 950DT contre les nœuds plus avancés utilisés par NVIDIA) par une agrégation massive des nœuds de calcul. La mémoire globale accessible dans la configuration de démonstration varie entre 256 TB et 1 152 TB, selon les sources, ce qui représente une capacité 15 fois supérieure aux spécifications référencées pour le système NVL144.

Implications Opératives et Évolutivité

L’évolutivité de l’écosystème Atlas 950 vers un SuperCluster de plus de 520 000 NPU, prévue pour le quatrième trimestre de 2026, nécessite une gestion complexe de la cohérence des données grâce au protocole Lingqu. La spécification Lingqu 2.0.1 Supernode, publiée en mai 2026, introduit des paramètres électriques pour les SerDes à 112 G/224 G et des règles de mappage de la mémoire unifiée, fondamentales pour maintenir la stabilité du cluster dans les configurations de grande taille.

L’absence de données publiques sur la consommation énergétique totale de l’Atlas 950 SuperPoD empêche une évaluation directe de l’efficacité énergétique (FLOPS/Watt) par rapport aux systèmes NVIDIA, qui fonctionnent avec des charges thermiques déclarées d’environ 120 à 142 kW par rack. Nous n’avons pas réussi à récupérer de données comparatives sur la consommation énergétique spécifique du protocole Lingqu lors du transfert de grands volumes de mémoire unifiée.

L’efficacité démontrée par le modèle DeepSeek V4 (1,6 billion de paramètres) sur le matériel Ascend 950PR, avec des performances en inférence FP4 jusqu’à 2,87 fois supérieures à celles des GPU NVIDIA H20, suggère que l’interconnexion et la gestion de la mémoire HiBL 1.0 (1,4 TB/s par accélérateur) sont optimisées pour les charges de travail asymétriques.

La disponibilité commerciale de l’Atlas 950 SuperPoD au quatrième trimestre de 2026 testera la robustesse de cette architecture dans des environnements de production réels, où la latence et la bande passante deviennent des contraintes critiques pour l’entraînement distribué.

Évaluation du Décalage Technologique

L’architecture Atlas 950 surpasse la limite physique de l’unité de calcul en exploitant la redondance et la connectivité à haute largeur de bande. Alors que NVIDIA investit 6,5 milliards de dollars dans des accords photoniques pour améliorer NVLink, Huawei intègre déjà l’optique au cœur du protocole Lingqu, réduisant la dépendance aux conversions électro-optiques externes dans les nœuds de commutation. Le switch L2 LingQu 630 V1, avec une consommation inférieure à 1 200 W et 48 ports QSFP-DD, indique une conception axée sur l’efficacité énergétique des niveaux réseau plutôt que sur la densité de port pure.

La capacité de l’Atlas 950 à offrir 16 ExaFLOPS en FP4 et 8 ExaFLOPS en FP8 positionne le système comme une alternative structurelle aux clusters NVL72/NVL144, en particulier pour les modèles linguistiques de grande taille qui nécessitent un accès à une large mémoire. La configuration démontrée avec 1 024 NPU et une latence de 3 microsecondes confirme la faisabilité technique de l’interconnexion optique à petite échelle ; le défi opérationnel résidera dans l’extension de ces performances à 520 000 puces sans dégradation linéaire de la bande passante effective. L’absence de références publiques comparatives sur les charges de travail mixtes (entraînement + inférence) reste un point aveugle dans l’évaluation complète de l’écosystème Ascend par rapport à CUDA.

Conclusions Infrastructures

L’introduction du protocole Lingqu représente une rupture avec l’approche basée sur NVLink, en misant sur l’optique native et la mémoire unifiée massive pour compenser les limites de lithographie. La déclaration de 8 ExaFLOPS en FP8 et l’évolutivité à 520 000 NPU définissent une trajectoire infrastructurelle qui privilégie l’agrégation de ressources homogènes plutôt que la spécialisation hétérogène des puces NVIDIA. La validation opérationnelle de cette architecture au quatrième trimestre de 2026 déterminera si le décalage d’efficacité énergétique et la complexité de la gestion de l’état distribué peuvent être gérés à l’échelle industrielle sans compromis significatifs sur les performances théoriques.

PARTIE III.

Validation Technique et Transition Architecturale

Selon les annonces, la sortie de DeepSeek-V4 le 24 avril 2026 marque un tournant empirique, démontrant la faisabilité d’un entraînement complet sur puce Ascend sans intégration de GPU Nvidia. Le modèle possède une capacité de 1,6 trillion de paramètres totaux avec 49 milliards actifs, prend en charge des contextes allant jusqu’à 1 million de tokens et atteint un coût API estimé inférieur de 40 % par rapport aux alternatives propriétaires comparables. Cette architecture hybride, qui combine l’attention CSA + HCA et les optimiseurs Muon, réduit les FLOPs de l’inférence de 27 % par rapport à la version V3.2, validant la maturité de la pile logicielle Huawei dans des scénarios de production.

La compatibilité avec les formats de précision mixte FP4+FP8 permet aux poids d’experts MoE d’être enregistrés en FP4 et aux paramètres d’attention en FP8, réduisant la consommation d’énergie de 27 % et optimisant l’utilisation de la mémoire. Les benchmarks techniques enregistrent des performances supérieures de 35 % en vitesse d’inférence par rapport aux versions précédentes et un avantage de 3x sur NVIDIA H20 avec une même consommation énergétique réduite de 40 %. Cette efficacité opérationnelle transforme les Ascend d’une alternative subsidiaire à une infrastructure primaire pour le calcul distribué haute densité.

L’open-sourcing du toolkit CANN, annoncé le 5 août 2025 et achevé à la date limite du 31 décembre 2025, a supprimé les barrières à l’entrée pour les développeurs chinois, éliminant la nécessité de maintenir des compétences spécifiques sur l’écosystème fermé CUDA. L’investissement de 1,2 milliard de dollars en R&D par Huawei a financé la création d’un écosystème ouvert, avec 45 institutions universitaires impliquées dans la validation et l’optimisation des pilotes. Cette stratégie vise à standardiser l’abstraction matérielle, permettant le portage rapide de modèles open-source sur les NPU Ascend.

Adoption Industrielle et Échelle du Marché

La demande d’infrastructure de la part des géants technologiques chinois confirme la confiance dans l’écosystème national. ByteDance a commandé des puces pour un montant de 5,6 milliards de dollars en 2026, recevant des processeurs Ascend 950PR avec compatibilité CUDA déclarée et une efficacité FP4 supérieure de 287 % par rapport à l’H20. Alibaba et Tencent ont également intégré des services basés sur Qwen et WorkBuddy, réduisant les coûts d’utilisation des LLM de 97 %, en exploitant l’infrastructure Huawei pour faire évoluer les opérations internes sans dépendre de licences logicielles étrangères.

Huawei a prévu la production de 750 000 unités de l’Ascend 950PR en 2026, avec des livraisons initiales à partir d’avril 2026 pour répondre aux demandes immédiates du marché. Parallèlement, le gouvernement chinois a autorisé l’importation de seulement 400 000 unités de puces Nvidia H200 pour Alibaba, Tencent et ByteDance au deuxième semestre 2026, imposant des conditions restrictives qui limitent la scalabilité de l’infrastructure Nvidia par rapport au volume domestique disponible. Ce déséquilibre quantitatif accélère la migration vers des solutions natives.

L’impact économique se reflète dans les données de facturation : en 2026, les revenus des puces Huawei ont augmenté de 60 %, atteignant 12 milliards de dollars contre 7,5 milliards en 2025. La consommation quotidienne de tokens d’IA en Chine a dépassé 140 billions en mars 2026, avec des modèles chinois traitant 61 % du trafic mondial sur des plateformes telles qu’OpenRouter. L’échelle opérationnelle rend l’écosystème Ascend économiquement irremplaçable pour la continuité des services numériques nationaux.

Maturité de l’Écosystème et Métriques de Performance

La validation technique se traduit par une réduction structurelle de la dépendance : les meetups développeurs d’août 2026 à Nanjing (387 participants) et Hangzhou (356 participants) témoignent d’une adoption active des API CANN pour l’optimisation du déploiement. Le lancement d’opérateurs MD pour la simulation chimique AI4MD le 17 juin 2026, implémentés en code C Ascend, élargit le spectre applicatif au-delà du NLP vers des domaines scientifiques à haute précision.

L’intégration native avec des outils tels que Codex CLI et VS Code, ainsi que la disponibilité de DeepSeek-V4 Flash via Ollama et LM Studio, standardisent l’expérience de développement. 90 % des modèles chinois sont open source, ce qui facilite la migration des architectures propriétaires vers des stacks compatibles avec Ascend sans coûts de licence élevés. Cette démocratisation du code réduit le verrouillage technique typique de l’écosystème Nvidia.

Implications Infrastructurales et Contraintes Systémiques

Le plan national de 295 milliards de dollars visant à connecter les centres de données en un réseau de calcul IA exige que 80 % des puces soient de fabrication nationale, consolidant le rôle de Huawei en tant que fournisseur dominant. La feuille de route russe pour l’équipement lithographique est en retard d’au moins 8 ans par rapport à celle chinoise jusqu’en 2036, isolant les capacités de production locales des interférences externes, mais nécessitant une efficacité algorithmique élevée pour compenser les limites physiques.

SMIC reste en retard d’environ 3 ans par rapport à TSMC/ASML dans la production de CPU et de GPU, ce qui rend cruciale l’optimisation logicielle fournie par CANN. L’augmentation de 400 % de l’efficacité des petits calculs grâce à la réduction de l’accès mémoire de 512 à 128 octets sur l’Ascend 950PR démontre comment l’accent est déplacé de la simple puissance matérielle vers l’architecture système.

L’adoption industrielle massive, portée par ByteDance, Alibaba et Tencent, a rendu l’écosystème Ascend autosuffisant pour la plupart des charges de travail d’entreprise. La capacité à entraîner des modèles de 1,6 billions de paramètres entièrement sur du matériel national élimine le risque de perturbations des chaînes d’approvisionnement logicielles étrangères.

Nous n’avons pas réussi à obtenir des données spécifiques sur le taux de migration des développeurs indépendants vers CANN par rapport à la base installée CUDA mondiale, ce qui limite l’évaluation de la pénétration au-delà des géants technologiques. Ces données sont restées hors du périmètre de nos recherches en raison de la fragmentation du marché open source.

L’achèvement de l’open source de CANN et le succès technique de DeepSeek-V4 ont réduit la dépendance structurelle aux écosystèmes Nvidia, établissant une norme infrastructurelle chinoise autonome. La capacité à traiter 140 billions de jetons par jour sur du matériel national confirme la résilience du système face aux restrictions technologiques internationales.

PARTIE IV.

Contraintes Structurels et Compensation Technique dans la Production Avancée

La production de puces à 7nm par SMIC en 2026, réalisée avec une lithographie DUV d’immersion, a enregistré un taux de rendement de 20 %, indiquant une inefficacité significative des coûts unitaires par rapport aux processus EUV. Pour compenser le manque d’équipements ASML sub-16nm bloqués par le BIS (Bureau of Industry and Security) en juin 2026, Huawei et SMIC ont déposé des brevets sur la technologie SAQP (Self-Aligned Quadruple Patterning), permettant la fabrication structurelle de composants à 3nm. Cette solution d’ingénierie augmente considérablement le nombre d’étapes lithographiques requises, transformant les volumes de production en une contrainte critique de capacité plutôt qu’en une question de conception. L’écart entre l’offre et la demande pour les nœuds avancés (7nm et moins) devrait passer de 92 % en 2025 à 34 % d’ici 2035, selon Goldman Sachs, mais la production nationale reste limitée par la physique des processus multi-patterning.

Échelle Infrastructurelle dans le Cluster d’Ulanqab et Stratégie ‘Whole Nation’

La Mongolie Intérieure consolide sa position en tant que centre critique pour l’infrastructure IA, avec une capacité de calcul passée de 24 000 PFlops en 2024 à 172 000 PFlops en août 2026. Selon des sources d’information, DeepSeek a commandé 160 000 unités de puces Ascend 950DT pour un centre de données de 1 GW à Ulanqab, pour une valeur totale de 2,56 milliards de dollars et un coût unitaire d’environ 16 000 $, inférieur à la gamme des GPU NVIDIA H200 (15 000 $ – 25 000 $). Cette commande représente une transition opérationnelle complète vers des solutions domestiques, réduisant la dépendance aux accélérateurs occidentaux dans une zone géographique choisie pour sa disponibilité en énergie renouvelable et ses coûts d’exploitation réduits. Envision Group aurait achevé 120 000 mètres carrés d’installations à Ulanqab avec une capacité de 1 million de puces IA, soutenant l’objectif national de couvrir 80 % du marché local d’ici 2030.

Contremesures réglementaires américaines et impact sur la chaîne d’approvisionnement mondiale

Le MATCH Act, introduit en 2026, a étendu les restrictions aux exportations vers des filiales étrangères, affectant directement la capacité de TSMC et de Samsung à produire des puces pour des clients chinois comme Qualcomm. Malgré l’investissement de 65 milliards de dollars de TSMC en Arizona, le site ne satisfait que 7 % de la demande nationale américaine, soulignant un décalage entre les attentes géopolitiques et la réalité productive. Selon ce qui a été rapporté, le BIS a bloqué l’exportation de puces d’IA supérieures à 600 TOPS, obligeant des fabricants comme Qualcomm à développer des accélérateurs personnalisés conformes aux nouvelles limites, tandis qu’on estime que NVIDIA a perdu presque la totalité du marché chinois pour les puces d’IA haut de gamme. La part d’achat local de dispositifs semi-conducteurs en Chine est passée à 21 % en 2025, contre 10 % en 2021, indiquant un rapide découplage des chaînes d’approvisionnement.

Indicateurs d’autonomie et projections de capacité

Le 15e plan quinquennal (2026-2030) a alloué un fonds de 344 milliards de yuans pour la localisation complète, visant un taux d’autonomie de 70 % dans les semi-conducteurs produits en interne d’ici 2030. Goldman Sachs signale que la capacité d’autosuffisance en volume est passée à 70 % en juin 2026, doublant par rapport aux 38 % de 2010. La demande de wafers pour serveurs IA croîtra de 42 % par an composé (CAGR) jusqu’en 2030, avec un marché mondial estimé à 678 milliards de dollars. La Chine a enregistré une part de 70 % sur le marché mondial des modules optiques haute vitesse, garantissant la composante physique nécessaire pour interconnecter les clusters domestiques sans dépendre de fournisseurs occidentaux.

Risque Systémique pour TSMC et Qualcomm

TSMC produit 72 % de la capacité mondiale de fabrication de pointe, mais les restrictions du MATCH Act limitent son expansion vers les marchés asiatiques non occidentaux. Qualcomm a annoncé des plans pour introduire des puces IA conformes aux restrictions américaines en accord avec ByteDance, cherchant à maintenir une présence sur le marché chinois grâce à des produits dégradés ou spécifiques. La production de TSMC pour Intel Lunar Lake et AMD Ryzen AI 300 series en 2026 confirme sa dépendance envers les clients occidentaux, tandis que la part des ventes d’ASML en Chine a diminué à 19 % en 2026. Le décalage dans la production de HBM (High Bandwidth Memory) par YMTC reste un obstacle structurel, avec des coûts et des performances inférieurs aux concurrents mondiaux tels que SK Hynix et Samsung qui contrôlent 88 % du marché.

La combinaison de contraintes lithographiques compensées par la SAQP et l’échelle infrastructurelle en Mongolie Intérieure crée un écosystème parallèle qui ne nécessite plus d’accès direct aux technologies occidentales, bien que avec des efficacités inférieures. La capacité d’Ulanqab à accueillir 160 000 accélérateurs Ascend démontre la faisabilité opérationnelle du découplage technologique à grande échelle.